Principais Projetos Coordenados

______________________________________________________________________________________

Vigentes:

Título: PARANAE: Projeto de Arquiteturas Avançadas com Níveis Ajustáveis de Energia

Descrição: O objetivo principal deste projeto é o desenvolvimento de modelos de micro-arquiteturas de computadores superescalares e SMT que sejam capazes de controlar o consumo de energia. A seleção de componentes arquiteturais será feita mediante escalonamento de recursos, visando sempre obter a melhor relação eficiência-energia. O trabalho prevê o uso de simulação computacional. outros objetivos são o de avaliar e propor configurações, técnicas, algoritmos de escalonamento, organizações e suporte de hardware que permitam a otimização do uso da energia em arquiteturas superescalares e SMT. Para tanto, as principais estruturas do pipeline serão analisadas sob diferentes situações de hardware e software e seus consumos de energia serão estimados. Estas diversas atividades servirão de base para a realização do objetivo principal.

Título: PRÓ-ARQ II - Consumo de Energia em Arquiteturas Superescalares

Descrição: O objetivo geral é identificar as situações onde o processador possa ativar/desativar componentes das arquiteturas superescalares, em concordância com o sistema operacional, que pode escalonar os processos e recursos que serão usados, otimizando assim o consumo de energia de forma a manter a melhor relação custo-benefício entre o consumo e o desempenho. Os objetivos específicos visam propor modelos e técnicas com a respectiva simulação e análise de consumo/desempenho. (Pesquisa fomentada pela UEM - Processo UEM No 203/2007)

Título: PRÓ-CLUSTERS

Descrição: Os objetivos gerais são a investigação, o projeto e a avaliação de soluções para cluster de computadores LAM/MPI, atuando basicamente no desenvolvimento e avaliação de desempenho de facilidades, aplicações e simuladores. As facilidades visam prover mecanismos de segurança e melhoria no desempenho para usuários e programadores; as aplicações paralelas e distribuídas visam resolver problemas reais de importância reconhecida e os simuladores visam facilitar a investigação desta área sem a necessidade de clusters reais vem a contribuir neste sentido. (Processo 148/2007 na UEM)

Título: SOIS - Sistema Operacional Integrado Simulado

Descrição: Este projeto visa o desenvolvimento de um ambiente simulado composto de quatro componentes básicos: um simulador de processador (SIPROC), um simulador de sistema operacional (SISO), um compilador para o conjunto de instruções siproc (CS) e uma interface gráfica de desenvolvimento e monitoração (VISOIS). O ambiente funcionará de forma integrada, permitindo ao usuário desenvolver, compilar e executar aplicativos para a arquitetura siproc, os quais serão gerenciados pelo sistema operacional SISO. Todo o ambiente funcionará de forma simulada mas os aplicativos executados poderão gerar dados reais. A ferramenta SOIS será voltada principalmente ao ensino de graduação, mas também poderá ser utilizada para avaliar o desempenho de diferentes configurações e algoritmos pertinentes aos quatro componentes. A ferramenta será totalmente parametrizada.

_____________________________________________________________________________________

Concluídos:

Título: Pró-Arq: Previsão de Desvios em Arquiteturas Superescalares e SMT

Descrição: A presente proposta pretende estudar as técnicas de previsão de desvios condicionais atualmente aplicadas nos processadores comerciais atuais bem como aquelas outras propostas e simuladas pelos diversos grupos de pesquisas atuantes na área de arquiteturas de computadores. Com base nestas informações, novos mecanismos serão propostos e avaliados utilizando simuladores dirigidos por execução para arquiteturas superescalares e SMT baseados na ferramenta SimpleScalar Tool Set.As principais etapas a serem realizadas incluem Revisão de Conceitos de Arquiteturas Superescalares e SMT, Aprofundamento sobre os Mecanismos de Previsão de Desvios, Entendimento sobre o Ambiente de Simulação, Avaliação das Técnicas Conhecidas de Previsão de Desvios, Proposta e Avaliação de BTBs mais Eficientes, Proposta e Avaliação de Algoritmos de Previsão Inteligentes, Avaliação de Comunicação em Arquiteturas SMT.

Título: Arquiteturas Superescalares e SMT

Descrição: Este trabalho visa o estudo, projeto e avaliação de desempenho de arquiteturas superescalares e SMT, enfocando os principais conceitos e técnicas relacionadas com a busca de instruções, previsão de desvios e de dados, escalonamento dinâmico de instruções, trace cache, execução multithreading entre outras. O trabalho se baseia na análise das propostas atuais a fim de identificar gargalos e propor novas soluções. Simuladores de arquiteturas superescalares e SMT baseados na ferramenta Simplescalar Tool 3.0 serão utilizados na implementação lógica e avaliação de desempenho. Interfaces gráficas serão desenvolvidas para auxiliar o processo de simulação, incorporadas juntamente com outras facilidades dentro de uma ferramenta chamada “Monitor SMT”.

Título: BIP: Base INFOMAR de Apoio a Pesquisa Multidisciplinar

Descrição: Este projeto de ensino visa a pesquisa, estudo e avaliação de sistemas existentes de hardware e software em diferentes áreas da computação, com objetivo de prover resultados que possam ser aproveitados no desenvolvimento de sistemas de hardware e software mais eficientes. Este projeto tem o apoio Incubadora Tecnológica de Maringá (INFOMAR), e os resultados nele gerados serão direcionados para o ensino e formação de profissionais mais qualificados nas áreas relacionadas com o projeto, e por consequente, para a criação de empresas mais capacitadas e consolidadas. Este projeto inicialmente será direcionados para 4 áreas, a saber: "Bancos de Dados", "Verificação, Validação e Teste de Software", "Modelagem e Simulação de Sistemas" e "Projeto e Avaliação de Arquiteturas Paralelas".

Título: Projeto e Avaliação de Arquiteturas SMT

Descrição: Investigar o projeto e desenvolvimento de arquiteturas SMT. Em seu doutorado, o coordenador propôs uma arquitetura superescalar SMT com capacidade de execução de processos, chamada SEMPRE. A partir de um simulador arquitetural, que executa aplicações reais compiladas para um subconjunto de instruções MIPS (chamado SS), medidas de desempenhos puderam ser extraídas e a referida arquitetura foi avaliada, mostrando eficiência. A fim de melhorar a arquitetura SEMPRE, será adicionado primitivas de gerenciamento e comunicação entre processos, que já foram previstas no projeto original mas ainda não foram implementadas. Estas novas facilidades visam prover maior desempenho e facilitar o trabalho do sistema operacional. Os programas do SPEC serão utilizados para avaliação.

Título: SUPERA: Estudo, Projeto e Avaliação de Arquiteturas Superescalares

Descrição: Visa o estudo, projeto e avaliação de desempenho de arquiteturas superescalares, enfocando as técnicas relacionadas com a busca de instruções, previsão de desvios, previsão de valores, renomeação de registradores, trace cache e multithreading. O trabalho se baseia na análise das propostas atuais a fim de identificar gargalos e propor novas soluções. Simuladores de arquiteturas superescalares existentes são modificados para simular e avaliar as novas propostas.